AUTOSAR RTE în practică: modelezi SWC‑uri și generezi Runtime Environment cap‑coadă.
Legi conceptele VFB (porturi, interfețe, runnables) de configurarea ARXML concretă.
Integrezi cu BSW pentru comunicație, I/O și diagnoză, având în vedere timing‑ul.
Dobândești experiență practică prin laboratoare focalizate pe modelare, mapping și generare.
Cum te ajută: proiectezi interfețe clare și orchestrezi execuția/comunicația cu încredere.
Cui i se adresează: conceput pentru persoane cu background embedded/automotive care intră în apps AUTOSAR.
Include tips pentru performanță, footprint și depanarea problemelor ARXML uzuale.
Curriculum
Fundamente AUTOSAR
- Concepte cheie și vedere de ansamblu a arhitecturii
- Application layer vs. BSW; rolul RTE și VFB
- Termeni: SWC, porturi, port interfaces, runnables, events
Concepte BSW – esențiale pentru aplicații
- Straturile BSW pe scurt (EcuM, BswM, SchM, prezentare OS)
- Vedere de ansamblu a stivei de comunicare: Com, PduR, CanIf/EthIf, CanTp/SoAd
- Diagnoză & erori: Dcm, Dem (nivel înalt)
- Bazele memoriei: MemIf, NvM, Fee/Ea, MemMap
Modelarea la nivel de aplicație
- Tipuri de SWC: Sender–Receiver, Client–Server, Mode management, NvData
- Modelarea VFB: componente, compoziții, conexiuni
- Porturi & port interfaces (data elements, operations, mode declarations)
- Variants și feature models (variant handling)
- Runnables & events: timing, data received, operation invoked, mode switch
- Maparea pe task-uri: planificarea runnables pe task-uri OS; priorități și timing
RTE – modelul de interfață și execuție
- Cum mediază RTE relația Application ↔ BSW; call-outs și call-ins
- APIs: Rte_Read/Rte_Write, Rte_Call, Rte_Switch, Rte_IrvRead/Write
- Wait points și evenimente RTE; reentrancy și aspecte de concurență
- Moduri de operare pentru RTE; recomandări de performanță și footprint
Integrare I/O și comunicație
- I/O de bază: DIO/ADC/PWM – accesul unui SWC la I/O prin RTE
- Paradigme de comunicație și modelarea semnalelor/PDU-urilor în Com
- Schimb de date pe CAN și Ethernet; puncte de configurare în BSW
- Trasee end-to-end (SWC ↔ RTE ↔ ComStack) – trasabilitate și hook-uri de test
Fluxul de generare RTE
- Authoring: structura ARXML și validări de bază
- Configurație: maparea porturilor, conectorilor, evenimentelor și task-urilor
- Fazele de generare și artefactele; integrarea codului generat în build
- Hands-on: generare RTE și rularea unei compoziții SWC minimale
- Troubleshooting: erori tipice (ARXML inconsistent, mapări lipsă)
Module opționale
Opțional – subiecte avansate
- SOME/IP pe Ethernet (concepte) și relația cu VFB/Com
- Patternuri de Mode management și mașini de stare
- Strategii de testare integrare: stub-uri RTE, bazele SIL/HIL
Structura zilei de curs
- Part 1: 09:00–10:30
- Break: 10:30–10:45
- Part 2: 10:45–12:15
- Lunch break: 12:15–13:15
- Part 3: 13:15–15:15
- Break: 15:15–15:30
- Part 4: 15:30–17:30