AUTOSAR-Applikationsmodellierung und RTE-Generierung: SWCs modellieren und die Runtime Environment End‑to‑End generieren.
VFB‑Konzepte (Ports, Interfaces, Runnables) mit konkreter ARXML‑Konfiguration verbinden.
Integration mit BSW für Kommunikation, I/O und Diagnose – mit Blick auf Timing.
Praktische Erfahrung sammeln in fokussierten Labs zu Modellierung, Mapping und Generierung.
Nutzen: Klare Schnittstellen entwerfen und Ausführung/Kommunikation sicher orchestrieren.
Für wen: gedacht für Personen mit Embedded/Automotive‑Hintergrund, die in AUTOSAR‑Apps einsteigen.
Mit Tipps zu Performance, Footprint und Troubleshooting typischer ARXML‑Probleme.
Curriculum
AUTOSAR-Grundlagen
- Kernkonzepte und Architekturüberblick
- Application Layer vs. BSW; Rolle von RTE und VFB
- Begriffe: SWC, Ports, Port Interfaces, Runnables, Events
BSW-Konzepte – Essentials für App-Teams
- BSW-Schichten im Überblick (EcuM, BswM, SchM, OS-Überblick)
- Kommunikations-Stack: Com, PduR, CanIf/EthIf, CanTp/SoAd
- Diagnose & Fehler: Dcm, Dem (High-Level)
- Speicher-Basics: MemIf, NvM, Fee/Ea, MemMap
Modellierung auf Applikationsebene
- SWC-Typen: Sender–Receiver, Client–Server, Mode Management, NvData
- VFB-Modellierung: Komponenten, Kompositionen, Verbindungen
- Ports & Port Interfaces (Data Elements, Operations, Mode Declarations)
- Variants und Feature Models (Variant Handling)
- Runnables & Events: Timing, Data Received, Operation Invoked, Mode Switch
- Task-Mapping: Runnables auf OS-Tasks abbilden; Prioritäten und Timing
RTE – Schnittstelle und Ausführungsmodell
- Wie die RTE Application ↔ BSW vermittelt; Call-outs und Call-ins
- APIs: Rte_Read/Rte_Write, Rte_Call, Rte_Switch, Rte_IrvRead/Write
- Wait Points und RTE-Events; Reentrancy und Concurrency-Aspekte
- Betriebsmodi der RTE; Hinweise zu Performance und Footprint
I/O und Kommunikation
- I/O-Basics: DIO/ADC/PWM – Zugriff eines SWC auf I/O über die RTE
- Kommunikationsparadigmen und Signal/PDU-Modellierung in Com
- Datenaustausch über CAN und Ethernet; BSW-Konfigurationspunkte
- End-to-End-Pfade (SWC ↔ RTE ↔ ComStack) – Tracing und Test-Hooks
RTE-Generierungs-Flow
- Authoring: ARXML-Struktur und grundlegende Validierungen
- Konfiguration: Ports, Connectoren, Events, Tasks mappen
- Generierungsphasen und Artefakte; Integration des generierten Codes in den Build
- Hands-on: RTE generieren und eine minimale SWC-Komposition ausführen
- Troubleshooting: typische Fehler (inkonsistentes ARXML, fehlende Mappings)
Optionale Module
Optional – Erweiterte Themen
- SOME/IP über Ethernet (Konzepte) und Bezug zu VFB/Com
- Mode-Management-Patterns und Zustandsmaschinen
- Integrations-Tests: RTE-Stubs, SIL/HIL – Grundlagen
Kursablauf
- Part 1: 09:00–10:30
- Break: 10:30–10:45
- Part 2: 10:45–12:15
- Lunch break: 12:15–13:15
- Part 3: 13:15–15:15
- Break: 15:15–15:30
- Part 4: 15:30–17:30