Stateflow pentru Automotive: modelezi mașini de stare robuste pentru control și diagnoză.
Stăpânești evenimente, tranziții, condiții de gardă, logică temporală și function‑call subsystems.
Folosești stări ierarhice/paralele, debouncing și pattern‑uri de management al modurilor.
Dobândești experiență practică în laboratoare de modelare, simulare și debugging pentru comportamente ECU reale.
Cum te ajută: construiești logică clară, testabilă, integrată curat cu Simulink și generarea de cod.
Cui i se adresează: conceput pentru persoane cu background automotive/embedded care folosesc Stateflow în proiecte.
Include tips de verificare (coverage, assertions) și integrare cu tool‑uri de testare Simulink.
Curriculum
Construirea de modele în Simulink
- Introducere Simulink; elemente de workspace și semnale
- Implementarea unui model simplu; simulare și analiză rezultate
Mașini de stare cu Stateflow
- Stări și tranziții; inițializare și execuție în ordine
- Acțiuni pe state (entry/during/exit) și pe tranziții
- Events (broadcast/local) și temporal logic (after, every, at)
- Ierarhie, stări paralele și history junctions
Flow charts
- Joncțiuni și tranziții; semantică de execuție a chart‑ului
- Condiții și garduri; scope și tipuri pentru chart data
- Mealy vs. Moore — când alegem fiecare abordare
Sisteme discrete
- Stări discrete și sample times; rate transitions
- Transfer functions și state‑space (discret)
- Recomandări pentru simulare fixed‑step deterministă
Sisteme continue
- Stări continue; patternuri de modelare
- Zero‑crossings și stiffness; evitarea „tremuratului” solver‑ului
- Recomandări pentru simulare variable‑step
Selecția solver‑ului
- Potrivirea solver‑ului cu dinamica și discontinuitățile sistemului
- Setări recomandate pentru modele mixte discret/continuu
Patternuri de integrare & testare
- Function‑call subsystems; integrarea chart‑urilor cu modele de plant/control
- Bus objects, enumerations și data dictionaries
- Test harness‑uri ușoare și coverage (overview)
Module opționale
Opțional — Patternuri Stateflow avansate
- Truth tables și state transition tables
- Arhitecturi bazate pe evenimente și patternuri de temporal logic
- Ghid pentru code generation și debugging
Structura zilei de curs
- Part 1: 09:00–10:30
- Break: 10:30–10:45
- Part 2: 10:45–12:15
- Lunch break: 12:15–13:15
- Part 3: 13:15–15:15
- Break: 15:15–15:30
- Part 4: 15:30–17:30